## VERTICAL MOS TRANSISTOR AND MANUFACTURE THEREOF

Patent Number:

JP6151867

Publication date:

1994-05-31

Inventor(s):

OKADA MASATAKE

Applicant(s)::

SHARP CORP

Requested Patent:

JP6151867

Application Number: JP19920303981 19921113

Priority Number(s):

IPC Classification:

H01L29/784

EC Classification:

Equivalents:

JP2912508B2

## **Abstract**

PURPOSE:To reduce an ON resistance of a vertical MOS transistor having a trench structure and obtain a high breakdown strength and simplify a process.

CONSTITUTION:P-type well diffusion layers 5 and N-type source diffusion layers 6 formed by stacking the layers in a netted shape and gates of polysilicon layers 4 buried in insulating films 17 of trenches between the layers are installed on the surface of an N-type semiconductor substrate 1. Deep p-type diffusion layers 14 extending below the well diffusion layers 5 of the bottom of the source diffusion layers 6 are installed. The wall diffusion layers 5 and the source diffusion layers 6 are formed by an ion implantation and a thermal diffusion.

Data supplied from the esp@cenet database - 12

会裁の 盐 华 噩 **(2**)

(11)特許出國公開番号

**特開平6-151867** 

(43)公開日 平成6年(1994)5月31日

Œ 斤内整理都与

報問的中

H01L 29/784

(51)ht Q.

技術表示箇所

321

29 ন্ত

H01L

9168-4M

大阪府大阪市阿倍野区長池町20番25号 ン 大阪府大阪市阿伯野区吴池町22番22号 シャープ株式会社 国田 田屋 000005049 (11)出題人 (72)発明者 平成4年(1992)11月13日 存置平4-303981 (21) 出國都中 (22)出版日

の色作曲人

+ - 7株式会社内


弁理士 傑見 久郎

(54) 【発明の名称】 縦型MOSトランジスタおよびその製造方法

【目的】 トレンチ構造の構型MOSトランジスタのオ 【構成】 N型の半導体基板1の接面に網目状に積層し シリコン層4のゲートが散けられている。ソース拡後層 6の下部のウェル拡散層5の下方に延長する深いP型拡 散層14が散けられている。ウェル拡散層5とソース拡 て形成されたP型のウェル拉散圏 B とN型のソース技骸 層6と、それらの間の様の絶像膜17に埋散されたポリ ン抵抗を低くし高耐圧化し、さらに工程を簡略化する。

数層6はイオン社入と慰奴徴により形成される。

Ü Œ. **(** 歯 હ



(特許額水の鉱田)

【醋水項1】 第1の導電型の半導体基板の表面に割目 填に埋散されたゲートとを有するトレンチ構造の<del>模</del>型M ル拡散層の下方に延長する際い第2の導電型の拡散層を **状に積層して形成された第2の導電型のウェル拡散層と 第1の導電型のソース拡散層と、これらの間の溝の絶縁** OSトランジスタにおいて、ソース拡散層の下部のウェ 有することを特徴とする模型MOSトランジスタ。

【酵水項2】 第1の導電型の半導体基板の安面のソー イオン社入し熱拡散によりウェル拡散層とソース拡散層 **ス部とガードリング部に複数の第2の導電型の深い拡散** 安固に第1の導電型の不純物と第2の導電型の不純物を 層を形成する工程と、

去しガードリング都を残す工程とを有することを特徴と エッチングによりゲート部のトレンチを形成し同時にチ ップ周辺部の不要なウェル拡散層とソース拡散層とを設 する間水項1配載の模型MOSトランジスタの製造方

を形成する工程と、

【酢水質3】 ソース部コンタクトホールとしてソース 拡散層の拡散深さより深くかつウェル拡散層の拡散深さ より強くなるようなトレンチと、ゲート部コンタクトホ - ルとして絶縁膜を買きゲートに強するトレンチとを回 時にエッチングにより形成する工程を有する請求項1記 我の鞍型MOSトランジスタの製造方法。

[発明の詳細な説明]

[0000]

[産業上の利用分野] 本発明は、縦型MOSトランジス タ称にトレンチ構造を有するパワー用高耐圧低ポン抵抗 の縦型MOSトランジスタおよびその製造方法の改良に 関するものである。

【従来の技術】様型MOSトランジスタには、図8~図 10に示されるものがある。 【0003】図8は、ゲート部にV字状の構を形成した NMOSの略斯函図である。N+型の基板21の表面に N- 型のエピタキシャル層22を形成し、その表面にP 型拡散層23,23-1が形成されている。左側のP型 拡散層23-1はガードリング用である。右側のP型拡 散層23の表面には複数の餌転のN+型拡散層24,2 4…が形成されている。各N+ 型拡散層24, 24…に 5, 2 6…が設けられている。全面にS 1 02 のような 28や搭巻し、ドフイン無極が形成されドフイン編十D 酸化膜26が形成され、必要な場所に次をあけ金属膜2 7 を蒸着し、ゲート電極およびソース電極を形成し、ゲ **一ト始子らおよびソースペ子Sとなる。裏面にも金属膜** はN- 型エピタキシャル層22に選するV字形の構2

【0004】図9は、二重拡散構造のDMOSの略断面 図である。N+ 型の基板21の表面にN- 型のエピタキ ÷

特開平6-151867

ම

より形成されている。瞬後する予型拡散層23,:23の コン層29が形成されゲートとなる。全面は酸化酶26 ソース電極を形成する。薬団にも金属膜28を禁着しド - 1はガードリング用である。右側のP型拡散層23の 校面には複数のN+ 型拡散層24,24…が二重拡散に うにS102のような酸化膜26に細数されたポリシリ レイン製物が形成される。それぞれの製物はゲート増子 シャル層22を形成し、その表面に複数の予型拡散層2 3,23-1が形成されている。左側のP型拡散層23 **夜面に形成されたN+型拡散層24,24にまたがるよ** で硬われ必要な場所に大をあけ、金属膜2.7を指着し、 G、ソース結子Sおよびドアイン超子ロとなる。

いずれも多数個のFETが素子内で並列接続されたマル 【0008】智塔のAMOS社よびDMOSは、福林、 チャケ様治や枠つ。

にN- 型エピタキシャル層22を形成し、その表面にウ 【0006】 図10は、トワンチ構造のゲートを右する なるN+ 型拡散層24を二重拡散により形成する。 安面 ト電極を形成し、ソースペ子Sおよびゲートペ子Gとな ェル拡散層となるP型拡散層23およびソース拡散層と から複数のトンンチョの,30…を形成し、酸化膜26 を形成しゲート用のポリシリコン層29を担め込み、さ らに全面に酸化膜2 6 を形成した役必要な場所に穴をあ け、安固に金属膜27を恭着し、ソース電極およびゲー る。要面にも金属膜28を搭着しドレイン電極を形成し ドフイン強子ひとなる。ソース無価の一部は予慰技物層 2.3に選しており、ゲート電極は酸化膜2.6を買いて埋 TDMOSの略断面図である。N+型の基板21の表面 殴されたポリシリコン層29に接続されている。

[0001] VMOSはV字形の様を形成するため数据 化が困難であり、DMOSは微細化すればウェルとウェ ルとの間の抵抗が大きくなり、低オン抵抗化が困難であ [0008] 数細化および低オン抵抗化のためTDMO Sが使用されつつある。

[6000]

【発明が解決しようとする観覧】トレンチ構造のTDM OSは、做細化および低オン抵抗化のためには有利であ 5.が、トフンチを称へ形成できないため、P型技物庫2 3のウェル拡散を改くする必要があり、高耐圧化が困難 であり、また、工程が複雑であった。

アンジスタのオン抵抗を低くし、抗耐圧化し、さらにエ [0010] 本独既の目的は、マアンを存造のMOSト 陸を簡略化することにある。

[0011]

プ周辺部のガードリングを同時に形成し、高耐圧化を図 と熱酸化により半導体基板の主要面金面に行ない、その ンジスタにおいては、ソース部直下の恐い位数層とチッ るとともに、ウェル拡散およびソース拡散をイオン柱入 【戦闘を解決するための手段】本発明の模型MOSトラ

数ゲートのトレンチ形成時にチップ周辺の不要なウェル は散およびソース拡散を取除く。また、ソースのコンタ クトホールとゲートのコンタクトホールを同時に エッチ ングにより形成し、工程を簡素化する。 [0012] 【作用】ソース拡散層と積層されたウェル拡散層の下部 ングを配置することで、半導体表面付近の空気層の距び トポーク形成と四母に行なりにとた、独状のトフンチ籍 の第2の導電型の拡散層の拡散を深くすることで、ウェ **ルの曲帯が大きくなり、また、チップ周辺部にガードリ** も、ウェル拡散およびソース拡散は主装面全面に行なう さらに、ゲートコンタクトホーク形成をソースコンタク ので、この工程でのフォトエッチングが不必要となり、 を保造し、電界が概智され高耐圧化が図られる。しか 造のMOSトランジスタより大幅な工程短縮が図られ

ナくナるため、図1 (a) では、図1 (b) の安面の配 【実施例】図1 (8) は本発明の一実施例の平面図であ 半導体基板のエッチング形状および拡散形状をわかりや 7、図1 (b) は図1 (e) のA-A' 財面図である。 極配線や省略しためる。

0013

2が形成されており、さらに、その表面には親目状に領 層して形成されたP型のウェル拡散層5, 5…とN型の の半導体基板1の按固には、N-型のエピタキシャル層 ソース拡散層 6, 6…が散けられている。ウェル拡散層 6 の下部およびガードリング部の下部には予め探い拡散 政られている。P型拡散層14,14…の間に形成され た様には酸化酸17よりなる絶線層に複散されたゲート し、ガードリング部のP型拡散層14はその上部を削り [0014] 図1 (a) および(b) において、N+ 層のP型拡散層14,14…が形成されている。ただ となるポリシリコン層4が散けられている。

ゲート電極およびソース電極を形成し、ゲート端子らお 【0016】ガードリング部とソース部との境界にはポ よびソース始子Sが設けられている。ソース電街はウェ **ル拡散層 5 に強しており、ゲート戦極はポリシリコン層** 必要な箇所に穴をあけ金属膜18および19を落着して [0016] 安面は酸化膜17とPSG膜8で覆われ、 リシリコンのサイドウォール1が形成されている。

【0017】 裏面にも金属版20を蒸替しドレイン電極 [0018] 図2~図7は、図1 (4) および(b) の 構造のMOSトランジスタの製造工程の略断面図であ 外形成 ファンイン 猫子 口が散けられたでる。

4に避している。

他でわるリン (b) を約3×1014stoms/cm3 の縁段で [0019] 図2に示されるように、たとえばN型不純 の徹底で含むN型シリコン基板1上に、同じくN型不純 **他であるアンチホン(S b)を約1×1018stoms/cm3** 

**一ス部およびチップ周辺のガードリング部に、P型不純** ðに拡散し、P型拡散層14,14…を形成する。全面 含むエピタキシャル層2を約45μm 成長させた後、ソ 物であるボロン (B) を技術祭さが5~6 um とたるよ は酸化酸13で聚われる。

で、吐袋(As)をたとえば加強電圧80kov,ドー [0020] 次に、図3に示されるように、酸化膜13 を一旦到離した後、約150~300人の酸化膜15を ウェハ安面に均一に形成した後、ポロン(B)をたとえ ば加減電圧 5 0 k e v, ドーズ盘 5 × 1 0 13 ions/cm3 ズ盤 5 × 1 0 15 ions/cm3 で、選続してイオン社入す 【0021】次に図4に示すように、熱拡散によりボロ **層 6 が形成される。その後全面に蛮化膜 3 をデポジショ ソの拡散除さが1.5~1.8 μm, 段漿の拡散除さが** 表面には全面にわたりウェル拡散層 5 およびソース拡散 0. 3~0. 6 # となるようにドライブインすると、 ンし、周知のフォトリングラフィ技術により、図1

ングした後、四塩化炭素(CC14) と酸素(O2) の り、ドープされたポリシリコン層4を、約2.5μmの -ス部およびゲート配象部のP型拡散層14,14…の (a) に示すように都目状に閉口し、窒化膜3をエッチ 混合ガスを用いて反応性イオンエッチングを行ない、ソ (トレンチ) 16, 16…を形成する。このときガード 辺を含む全面には、膜厚が約600Aとなるように酸化 厚さに形成する。これは第16,16…の中にも入り込 リング部の上部のエピタキシャル層2の一部およびP型 **広散層 1 4 の一部ならびにウェル拡散層 5 およびソース** 拡散層の延長された不要な部分も除去する。 溝16の周 聞のエピタキシャル層 2 に、2、0~2、2 μ ■ の構 襲17を形成する。そして、全面にデポジションによ

[0022] 次に図5に示すように、四塩化炭素(CC **広性イオンエッチングを行ない、窒化膜3が現われるま** でポリシリコン層4のエッチングを行なう。このとき様 14 ) と六フッ化硫黄 (S F6 ) の磁合ガスを用いて反 の後局所酸化を行ない、窒化膜3を剥離する。表面は再 16の茶さを通切にしておけば、この株16の部分のポ リシリコン圈4は厚いから、安面から一様にエッチング る。また同様に、チップ周辺のエピタキシャル層をエッ チングした部分とソース部のエピタキシャル層を除去し なかった部分との境界には、ポリシリコンのサイドウォ 一ル1、1が形成される。このサイドウォール1は、以 降の工程でのレジスト、電極等の段切れを防止する。そ したとき様16, 16…の部分のポリシリコン層は残 び酸化膜17で最われる。

ションにより B S G 膜 8 を形成し、ダイシングライン部 9, ガードリング街コンタクトホール10, ソース街コ ンタクトホール11, ゲート部コンタクトホール12等 [0023] 次に図6に示されるように、全面にデポジ

を同時に反応性イオンエッチングにより形成する。この コンタクトホールは徐く、他の部分は強くエッチングす の部分より局所酸化の厚み分だけ薄いので、ガスの種

トホール形成およびダイシング部の形成と回母にできる から、大幅な工程短縮が図られ製造コストを安くするこ

存開平6-151867

3

[0024]最後に図りに示すように、表面にたとえば A1-S:暖のような金属膜18,19を蒸着により形 成してゲート戦極およびソース戦権を形成し、裏面にた とえばA1-Mo-N1膜のような金属膜20を蓄着に より形成しゲート電極とし、図1 (b) に示されるよう に、ゲート焰子G、ソース塩子S,ドレイン塩子口を取 [0025] なお、図2~図1の例では、ウェル拡散層 6の数が図1 (4) および (b) の場合と異なってい

[0026]

【発明の効果】本発明によれば、トレンチ構造でウェル 拡散層が1. 5~1. 8μ≡ と強いが、ソース拡散層 6 の中央下部に5~6μmの探いP型拡散層14があるた うに延び、空乏層の曲率がこの深い拡散層で決定される で、チップ表面付近の空光層の延びが促進されることに **め、ドレインとソースとの間に専圧を印加した場合、に** の深い P 型拡散層 1 4 より 空充層がトレンチ部を覆うよ ことと、チップ周辺都にガードリングを配置すること たった、施耐圧化が図れる。

[0027]また、ウェル拡散層,ソース拡散層は、イ オン注入と熱拡散によって行なわれるから、フォトエッ チングを用いる必要がなく、ソース部のコンタクトホー **小形成をガードリング部およびゲート配線的のコンタク** 

類、液量、遺度等を適切に選ぶことによって、ソース部 とき、ソース街コンタクトホール11は、ソース拡散局 6 のN+ 街の厚み0. 3~0. 5 μm を超えるようにエ ッチングする必要があるが、ソース的コンタクトポーグ 1 1の上にあった酸化咳は、図5に示されるように、色 るにとなるかる。

【図6】本発明の一実施例の一工程の略斯面図である。 【図4】本発明の一実施例の一工程の略数面図である。 【図6】本発明の一実施例の一工程の略を面図である。 【図1】本発明の一実施例の一工程の略断面図である。 [図8] 従来のVMOSトランジスタの略断面図であ

[図3] 本発明の一実施例の一工程の略断面図である。

【図2】本発明の一実施例の一工程の略断面図である。

[図1] (a) は本発明の一実施例の平面図であり、

【図面の簡単な説明】

とならかる.

(b) はそのA-A′ 寮団図である。

【図9】従来のDMOSトランジスタの略勝面図であ

[図10] 従来のTDMOSの略断面図である。

シリコン粘板

【符号の説明】

**ドアタキシャル層** 

留化属

メリシリコン画

ウェル故教局

ソース技製庫

サイドウォーグ

B PSG版

ガードリング部コンタクトホール

ソース的コンタクトセーグ

ゲート配線的コンタクトボーグ 12

13, 15, 17 酸化脲

14 P型拡散層 第一91 (**8**8)

[<u>×</u>2]

 $\Delta C \Delta A A \Delta C \Delta A \Delta C$ 

[**X**4]

[88 6]

